#### POWERED BY Dialog

#### **SEMICONDUCTOR DEVICE**

Publication Number: 01-117070 (JP 1117070 A), May 09, 1989

#### **Inventors:**

- USAGAWA TOSHIYUKI
- YAMANE MASAO
- KOBAYASHI MASAYOSHI

#### **Applicants**

• HITACHI LTD (A Japanese Company or Corporation), JP (Japan)

Application Number: 62-273143 (JP 87273143), October 30, 1987

#### **International Class (IPC Edition 4):**

- H01L-029/80
- H01L-029/203

#### **JAPIO Class:**

• 42.2 (ELECTRONICS--- Solid State Components)

#### **JAPIO Keywords:**

• R095 (ELECTRONIC MATERIALS--- Semiconductor Mixed Crystals)

#### Abstract:

PURPOSE: To remove noises in low frequency by forming a semiconductor layer having electron affinity smaller than a semiconductor layer and impurity concentration lower than the semiconductor layer onto the semiconductor layer and shaping a P-type semiconductor layer into a gate region in the former semiconductor layer.

CONSTITUTION: Undoped GaAs 11, N-type GaAs 12 containing Si, undoped Al(sub x)Ga(sub 1-x)As 13 and a P-type GaAs layer 16 including Be are formed successively onto a semi-insulating GaAs substrate 10. A gate region is etched, and SiO(sub 2) layers 23 are applied onto the sidewalls of a gate stepped section. A gate electrode metal 22 is shaped through a lift-off process. N(sup +) GaAs 17 is grown selectively in a drain region, and AuGe/Ni/Au source-drain electrodes 20, 21 are formed. (From: *Patent Abstracts of Japan*, Section: E, Section No. 803, Vol. 13, No. 356, Pg. 82, August 09, 1989)

#### **JAPIO**

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 2819470

# 拒絕引用S 03 P 0804W800

⑲ 日本国特許庁(JP)

①特許出願公開

## 母 公 開 特 許 公 報 (A) 平1-117070

@Int\_CI\_4

織別記号

庁内整理番号

每公開 平成1年(1989)5月9日

H 01 L 29/80 29/203 29/80 B-8122-5F 8526-5F

H-8122-5F

2-5F 審査請求 未請求 発明の数 1 (全6頁)

**公発明の名称** 半導体装置

②特 顧 昭62-273143

**20出 願 昭62(1987)10月30日** 

@発明者 宇佐川 利幸

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発明者 山根 正雄

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

**砂**発明者 小林 正義

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 中村 純之助

#### 明和音

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
  - 1. 半導体層 1 上に、該半導体層 1 よりも電子観和力が小さく不純物濃度が低い半導体層 I を形成し、上記半導体層 I のゲート領域以外を除去して残った上記半導体層 I 上に、p 型半導体層 I を能動屋とするソース、ドレイン電衝を上記半導体層 1 上に設けた半導体機 2 。
  - 2。上記能動層は、半導体層Iのゲート領域以外のソース、ドレイン領域に、n\*層半導体を形成して寄生抵抗を低減したことを特徴とする特許額求の範囲第1項に記載した半導体装置。
  - 3. 上記館動層は、2次元電子ガスで形成されていることを特徴とする特許語求の範囲第1項に記載した半導体装置。
- 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

#### 〔従来の技術〕

社化ガリウム (Ge As) とアルミニウム・砒化ガリウム (As Ga As) とのヘテロ接合身面に形成される 2 次元状组体を、電界効果型トランジスタ (2 DE G-PET)、例えば字佐川、三島・電子情報通信学会論文誌、C, Vos J70-C, No.5, pp. 716~723 (1987) について検討し、低周波 (1 Hz~1 MHz) でのノイズ指数を解べたところ、1) ショットキーゲート金属のショットキー接合に起因する 1 / f / イズ、および 2) As Ga As 中のD X センター (例えば文献M, O, Watanabe 他 "Doner Level in Si-Doped As Ga As Grown by MBE": ジヤパニーズ・ジヤーナル・オブ・アプライド・フイジックス、23 (1984)、U103) に起因する 1 / f / イズがみられた。従来、Ga As MES FET (Metal

Semiconductor Field Effect Transistor) は、ショットキー接合やGaAs結晶欠陥、または 深い準位等に起因すると思われる低層波での雑音 発生のため、低層波低雑音電界効果半導体装置に 用いられることがなかった。

#### (発明が解決しようとする問題点)

従来の化合物半導体電界効果型トランジスタにおける低周波(10~100MHz)雑音の発生原因を調べたところ、つぎに示す6つの原因が主なものであることが判明した。すなわち雑音は、(1)n型A3x Ga1-xAs中DXセンター等が10mV程度の準位、(2)ショットキー接合ゲート電極と半導体界面との後い単位、(3)ソース(ドレイン)・ゲート間隙部分の表面空乏層に起因する不準物の準位、(4)イオン注入工程/アニール工程を経ることによる結晶欠陥、(5)結晶中の転位(Dislocation)原子空孔等の点欠陥、(6)GaAs結晶に固有なEL2等の製い単位、に起因すると考えられる。

本発明は、これら低周波での雑音源を、デバイ

- 3 -

については、n型ドーピング層におけるDXセン ターがない領域を使用し、ショットキー接合ゲー ト電極を避けてオーミック接触するゲート電極を 用い、ソース(ドレイン)・ゲート間隙部分には キヤップ層を挿入するなどして、飽動層の表面を なるべく露出させない工夫をし、イオン注入工程 **ノアニール工程による結晶欠陥を防ぐために、上** 記工程を使用しないでエピタキシ技術を用い、ま た、GaAs結晶に固有なEL2等の深い準位に対 しては、分子線エピタキシ法あるいはガスソース MBE法によることによって、低周波(大略10~ 100MHz) での雑音を減らすことができた。その 結果、従来のGaAs MESFETあるいは 2 DEG-FETにおいては、10°Hzの周波数で 1000 n Jrms/√Hz 程度の雑音レベルであった ものが、1 n Jrms/√Hz 程度の雑音レベルに まで低減することができた。

#### (実施例)

つぎに本発明の実施例を図面とともに説明する。 第1回は本発明による半導体装置の第1実施例を (2) スプロセスや結晶成長の工夫によって取り除くことができる、デバイス構造を実現することにより、 任周波(10~100 M Hz)における雑音特性を改善 した半導体装置を得ることを目的とする。

[問題点を解決するための手段]

上記目的は、従来構造の主な雑音画をなくすことにより達成される。すなわち、イオン注入工程およびそのアニール工程を用いず、しかもEL2等の深い準位が存在しない結晶成長技術を用いてFETを形成する。さらに、ゲート電極構造にはショットキー接合ゲートを用いず、また、n型AA×Ga1-×As(x≥0.25)のようにDXセンターを含む半導体層を用いないことである。上記のような低周故雑音画を取り除いたFET構造を楽出した。

#### (作用)

上記のようなデバイス構造上の工夫をすることによって、それぞれの原因を取り除き低層波における雑音特性を改替した。すなわち、n型Alx Gal-xAs中のDXセンター数10mV程度の単位

- 4 -

示す図で、(a) は断面図、(b) は上記実施例の ゲート部分におけるエネルギーバンド図、(c) は上記実施例に応用する超格子バッファ層を示す 図、第2回は本発明の第2実施例を示す図で、 (a) は断面図、(b) は上記実施例のゲート部分 におけるエネルギーバンド図、(c) は上記実施 例の応用例を示す断面図、(d) は上記応用例の ゲート部分におけるエネルギーバンド図、第3回 は本発明の第3実施例を示す断面図である。

第1回に示す第1実施例は、ヘテロ接合FETに本発明を適用した場合を示し、第1回(a)において、分子級エピタキシー法(MBE)により半絶微性 GaAs 基板10上にアンドーブ GaAs 11を5000人、Siを1×10<sup>18</sup> cm<sup>-8</sup> 含有する n型 GaAs 12を250人、アンドーブ Alx Ga<sub>1</sub>-xAs (xは通常0.1~0.4の範囲で選ぶことが多い)13を150人、Beを1×10<sup>18</sup> cm<sup>-8</sup> 含有する p型 GaAs 即16を4000人を形成した。その後、CCA<sub>2</sub>F<sub>2</sub>/He混合ガスを用いた反応性イオンエッチング(RIE)等を用いてゲート領域の加工を行い、ゲート段差

部分の側壁にS10。層23を1000A程度被着させた。 ゲート電極メタル22としてはAu/Mo/AuZn/ Auを用いてリフトオフプロセスにより形成した。 p\*GaAs16として、最上部分だけを6×10<sup>3\*ca\*</sup> 程度のBeを含有したp\*+GaAs層、あるいは同 程度のドーピングレベルを有するp\*\*In×Ga<sub>2</sub>-× As層を挿入して、Mo/AuあるいはW, WSi等 のゲートメタルを用いて形成してもよい。

つぎに、有機金属熱分解法(MOCVD)を用いて、ソース、ドレイン領域に対しn+GaAsI7を選択成長し、AuGe/Ni/Auソース、ドレイン電極20,21を形成した。デバイス形成プロセスでは運常n+GaAsI7を選択成長したのち、ソース、ドレイン金属20,21およびゲート金属22を形成することが多い。n+GaAsI7はn+In×Gai-×Asあるいはn+Geを用いてもよい。ゲート電極22下のエネルギーバンド図を第1図(b)に示す。アンドープA2×Gai-×AsI3を用いることで、通常のpn接合ゲートFET(J-FET)で問題になるpn接合界面での維音発生を抑え、ゲート形

- 7 -

を200人、Seを 5 × 10<sup>11</sup> ca<sup>-1</sup> 分布する n \* Ga As 14を2000人を形成したのち、エッチング工程を経てソース20、ドレイン21、ゲート電極22としてAu Ge / Ni / Auをリフトオフ形成した。上記ゲート電極22下の対応するエネルギーパンド 図を第2図(b)に示す。このようにFET能動層である n 型 Ga As 層 12とゲート領域14,22との間に、アンドープ層13を挿入することによって、空乏層内に生じる不純物原子に由来する空間電荷に基づく雑音を防ぐことができる。アンドープ A 2 × Ga<sub>1-x</sub> As 層 13は通常100人~2000人の範囲で用いている。

PBT論理擬幅を高くするために、ゲート構造として第2図(c)に示すように、アンドープAA×Ga<sub>1-×</sub>As局13上にSiを2×10<sup>10</sup> cu<sup>-1</sup>程度含むn<sup>+</sup>GaAs15を200人、さらにBeを5×10<sup>10</sup> cu<sup>-1</sup>含むp<sup>+</sup>GaAs 16を2000人形成し、ゲート電低金属22′としてMo/Auあるいは Au/Mo/AuZn/Auを用いることができる。対応するエネルギーパンド図を第2図(d)に示す。応用目

(3) 成に GaAs / As GaAs 選択的 エッチング技術を用いることができるので、微細なゲート 長を実現できる。また、バッファ暦11を形成する前に、第1回(c)に示すようにアンドープ GaAs 11'、アンドープ As y Gai-yAs 11'を20 人ずつ周期的に40 層形成した超格子バッファ唇を用いることにより、基板10中に存在する転位等の結晶欠陥がエピタキシー暦11,12,13,16に伝達されるのを防ぐことも可能である。

上記のように低周波錐音源をなくすことで、従来のGaAs FET (MESFETあるいは 2-DEG-FET)では10<sup>3</sup>Hzの周波数で、 100 n Jrms/√Hz 程度の錐音レベルが、 1 n Jrms/√Hz 程度の錐音レベルに低波できた。

第2図に示す第2実施例では、第2図(a)に 示すように、MOCVDを用いて半絶録性GaAs 基板10上にp-GaAs11を1 μm、Seを5×10<sup>17</sup> cm-a合むn型GaAs12を500人、アンドープAA× Gaz-xAs (通常では0.1~0.4の範囲で選ぶ) 13

-8-

的によっては、アンドープAI× Ga1-×Ae13お よびn+GaAs15の各層を除き、MBE法で形成 したpn接合ゲートJ-FETでも、十分な雑音レ ベルが得られることもある。

2 次元電子ガスをFETの能動層に用いた第3 実施例を第3回に示す。MBE法により半絶縁性 GaAs基板10上に、アンドープGaAs11を1μm、 さ6にアンドープAg× Ga<sub>1</sub>-×As13 (×は通常 0.2~0.4の範囲で選ぶ)を60A~120Aの間に形成する。すなわち、アンドープGaAs11とアンドープAg× Ga<sub>1</sub>-×As13との間に形成される2次元電子ガス(2DEG)の電子移動度μは、上配スペーサ層13の膜厚に非常に敏感で、高い移動度(8000㎡/vs以上:室温)を実現するには、通常、上記スペーサ層13が60A以上必要である。

さらに、D X センターがない A A 組成比 Z (通常0.23以下)を避んで、n型 A 2 z Ga<sub>1-2</sub> A s 13′を200人、Siを 2 × 10<sup>18</sup> ca<sup>-8</sup>含有した状態で M B E を形成し、さらに、アンドープ A 2 × Ga<sub>1-×</sub> A s 13″を100人形成、B e を 5 × 10<sup>18</sup> ca<sup>-8</sup>含有す

るp+GaAs16を2500A形成した。その後エッチングを行い、ソース、ドレイン電極20,21をAuGe/Ni/Auを用いて形成し、ゲートメタル22'にはMo/Auあるいは Au/Mo/AuZn/Auを用いて形成した。第1 実施例と同様に、ソース、ドレイン領域はn+GaAs層を選択的にMOCVDを用いて形成し、ソース、ゲート抵抗Rsgを低減することが可能である。

上記各実施例ではGaAsを材料にした例を説明したが、他の化合物半導体InGaAs, InP等を用いた場合にも容易に拡張することができる。また、上記各実施例ではGaAs基板を用いたが、Si基板を用いてGaAs on Siの系としてデバイス形成を行ってもよい。

#### (発明の効果)

上記のように本発明による半導体装置は、半導体層 I 上に、該半導体層 I よりも電子銀和力が小さく不執物濃度が低い半導体層 II を形成し、上記半導体層 II のゲート領域以外を除去して残った上記半導体層 II 上に、p 型半導体層 II を形成してゲ

- 11 -

20…ソース電極 21…ドレイン電極22, 22'…ゲート電極 (p形半導体層Ⅲ)

代理人弁理士 中村 植之助

(4) 一ト電極とし、上記半導体層Iを館動層とするソース、ドレイン電極を上記半導体層I上に設けたことにより、大略10~100MHzの低層液における機音圏が、ほとんど取り除かれている構成を有するため、従来のGaAs MESFET, 2-DEG-FETに較べ、約1/1000の雑音特性を実現することができる。

#### 4. 図面の簡単な説明

第1図は本発明による半導体装置の第1実施例を示す図で、(a) は斯面図、(b) は上記実施例のゲート部分におけるエネルギーバンド図、(c) は上記実施例に応用する超格子バッファ層を示す図、第2図は本発明の第2実施例を示す図で、(a) は斯面図、(b) は上記実施例のゲート部分におけるエネルギーバンド図、(c) は上記実施例の応用例を示す斯面図、(d) は上記応用例のゲート部分におけるエネルギーバンド図、第3図は本発明の第3図実施例を示す断面図である。

12 ··· 半導体層 I 13 ··· 半導体層 I 16 ··· p 型半導体層 17 ··· n + 層半導体

- 17 -







